关键词：LDO、环路稳定性、环路补偿、输出电容、ESR、相位裕量、MLCC、钽电容
为什么LDO如此在意稳定性
低压差线性稳压器（LDO）以极低压差、低噪声、超低静态电流著称，是手持设备与精密模拟供电的首选。但由于它内部采用 PNP 或 P-MOSFET 作功率器件，结构本身会带来高输出阻抗。一旦环路相位裕量不足，就会出现振荡、纹波暴增甚至器件失效。想让 LDO“既安静又稳”，就必须把环路补偿做扎实。
1. 线性稳压器“家谱”——先看结构差异
| 结构类型 | 压差范围 | 需外部输出电容 | 稳定性关键词 |
|---|---|---|---|
| NPN 达林顿（老式） | 1.5 V~2.5 V × | 无需/少量 | 天生稳定 |
| PNP LDO | 0.1 V~0.3 V | 必须 | ESR 零点补偿 |
| Quasi-LDO（NPN+PNP） | 0.5 V~1 V | 中等 | 适中要求 |
| P-MOSFET LDO | 10~50 mV | 必须 | ESR/内部零点 |
系数越低，就能在电池即将耗尽时依旧稳压，延长续航。下文所有讨论将聚焦“最挑食”的 PNP 与 P-MOSFET LDO。
2. LDO 稳定性判据——零极点地图
一条闭环传递函数 = 误差放大器 × 功率级 × 输出网络。LDO 里常见的零极点源如下：
- 负载极点 PL：由输出电容 Cout 与负载电阻 Rload 产生。
(f_{PL}= \frac{1}{2\pi(R_{load}∥R_{DS(on)})C_{out}}) - 内部补偿极点 P1：误差放大器积分补偿，通常 ~1 kHz。
- 功率级极点 Ppwr：功率管输出节点，零点前常见的 100 k~1 MHz。
- ESR 零点 Zesr：由 Cout 与其等效串联电阻 RESR 产生
(f_{Zesr}= \frac{1}{2\pi R_{ESR}C_{out}})
当环路增益降到 0 dB 时，总相移必须距 –180 ° 还有≥ 45° 相位裕量。ESR 把零点巧妙插进曲线，提前升相位，正是这一“补救动作”决定了系统成败。
3. 用输出电容搞定补偿——实战选型指南
3.1 ESR 的“甜点区间”
数据手册常用 ESR-LOAD 图给出安全区（图 11）。高 ESR 扼带宽，低 ESR 又让零点飞太高——两者都会让相位裕量掉到危险值。通读规格锁定“推荐 ESR 范围广但又有上限”的区间，是第一步。
3.2 电容家族对号入座
- 钽电容：ESR 一般 0.1 Ω~3 Ω，X5R/X7R 温度曲线平缓，老资格 LDO 的最佳搭档。
- 电解电容：低温 ESR 雪崩式翻升，易引发振荡，慎用于 LDO。
- MLCC（陶瓷）：ESR 最小仅数 mΩ，很多新款 LDO 已内部再加零点兼容它，使用前要核对 datasheet 是否标称支持。
4. 仿真直击——把“临界点”找出来
4.1 MLCC 友好型芯片：MIC5235
场景：Vin=12 V → Vo=9 V, Iload=150 mA, Cout=2.2 µF
| ESR 值 | 穿越频率 | 相位裕量 | 稳定判断 |
|---|---|---|---|
| 5 mΩ | 40 kHz | 57 ° | ✔ |
| 3 Ω | 114 kHz | 94 ° | ✔ 超稳 |
| 10 Ω | 305 kHz | 60 ° | ⚠ 超高频极点球状弹 |
结论：只要 datasheet 注明 “MLCC Ready”，大胆上 2.2 µF X7R；想额外冗余，可加 1 Ω 小电阻串联提升相位裕量。
4.2 仅适用于高 ESR 的传统芯片：MIC29302
场景：Vin=5 V → Vo=3.3 V, Iload≥7 mA
| ESR 值 | 穿越频率 | 相位裕量 | 稳定判断 |
|---|---|---|---|
| 5 mΩ | 47 kHz | 3 ° | ✘ 临界 |
| 50 mΩ | 47 kHz | 10 ° | ✘ |
| 500 mΩ | 72 kHz | 67 ° | ✔ |
| 5 Ω | 453 kHz | 75 ° | ✔ |
5. 最常被问到的5个问题（FAQ）
Q1：为何同一颗 LDO，换同容量电容就自激？
A：容量虽然相同，ESR 差距大 → 零点位移 → 相位裕量骤减。自检：看规格书 ESR 曲线或用示波器加负载阶跃。
Q2：把两颗电容并联，ESR 会怎么变？
A：ESR 并联后降低，零点上飘，可能失稳；若必须用大容量陶瓷并联，可串小阻值“假 ESR”救场。
Q3：找到临界 ESR 后，温度漂移怎么办？
A：钽电容 X7R 在 –40 ℃~+125 ℃仅 ±15 % 变化，推荐胜任；若是普通铝电解，低温时 ESR>10 倍需重新计算。
Q4：LDO 手册说输出电容最小 1 µF，宁愿再大点行吗？
A：容值大 → PL 下移，带宽收窄，对相位可能有利，但必须同步留意 ESR。过大 Cout 可能触发芯片内部限流打嗝保护。
Q5：前馈电容 Cf 能替代 ESR 吗？
A：Cf 提供一个固定零点，不受温度漂移影响，但能承载电流有限，更多是“微调”角色，仍建议 ESR 落在推荐区间。
6. 小结与实操清单
- 拿到芯片先翻特性表——找 ESR 稳定区与推荐 Cout 范围。
- 仿真先行——以实际负载、实际温度扫描 ESR 边界值。
- 温度实测——把样板丢低温箱跑 30 分钟，示波器监控 Vout。
- 电容组合策略——陶瓷+串联小电阻，或陶瓷+钽混合部署，兼顾体积与稳定。
如果做到以上 4 步，无论便携式 IoT 还是对噪声敏感的 RF 前端，都能让 LDO 稳得像天平一样。
延伸阅读：快速计算零极点的免费脚本 & 波德图模板
下篇文章将手把手实现自动“扫零极点”Python 脚本，输入 Cout、RESR、负载，即可一键输出相位裕量。敬请期待！